Transistores neuromórficos: quando o silício passa a integrar, disparar e lembrar

LIMITE
A célula funciona; rendimento e integração em grandes matrizes ainda precisam ser provados.

TENDÊNCIA
A IA tende a combinar sensores, neuromórfico, NPU, GPU, CPU e nuvem.

Um processador convencional recebe dados, procura pesos na memória, executa operações matemáticas e grava o resultado. Esse percurso funciona muito bem, mas cobra energia cada vez que a informação atravessa o chip. Em aplicações de IA, mover os dados pode consumir tanto quanto — ou mais que — calcular.

Em 2025, pesquisadores liderados pela National University of Singapore apresentaram uma alternativa interessante. Eles não criaram um novo material nem abandonaram o silício: usaram um MOSFET comercial, semelhante aos transistores que a indústria fabrica há décadas, numa região de operação normalmente evitada pelos projetistas.

O transistor passou a acumular carga, atingir um limiar, produzir um pulso e retornar ao estado inicial. Em outra configuração, manteve diferentes níveis de condutância, como uma sinapse artificial. Em termos simples, o componente deixou de funcionar apenas como uma chave e passou a conservar parte do histórico elétrico que recebeu.

Essa é a novidade. Não há consciência, pensamento ou memória humana dentro do dispositivo. Há uma forma compacta de reproduzir três comportamentos úteis do sistema nervoso: acumular estímulos, responder somente quando um limite é atingido e adaptar a intensidade de uma conexão.

O que muda em relação ao hardware atual

GPU / NPU
Aritmética digital densa e estado em memória separada. Continua sendo a base do treinamento e da inferência matricial; o custo cresce com a movimentação dos dados.

Neuromórfico digital
Processa eventos e distribui memória perto dos núcleos. Funciona bem com sinais temporais e esparsos, embora cada neurônio ainda exija circuitos com vários transistores.

NS-RAM CMOS
Extrai limiar, relaxação e memória do body de um MOSFET comercial. A célula é promissora; matrizes completas ainda precisam ser demonstradas.

Memristor / FeFET
Usa a condutância como peso local e favorece compute-in-memory. Densidade é o atrativo; materiais, variação e integração são os desafios.

No próprio sensor
Une detecção e pré-processamento para reduzir o volume de dados antes da transmissão. Exige dispositivos e materiais especializados.

GPUs e NPUs representam neurônios e sinapses por meio de números. O modelo neural existe no software; o transistor continua sendo uma chave que executa as operações necessárias. Chips neuromórficos digitais avançam um passo: trabalham com eventos e distribuem memória pelo processador, mas ainda precisam de circuitos formados por vários transistores para construir cada neurônio.

A NS-RAM — Neuro-Synaptic Random Access Memory — procura colocar parte dessa função dentro do próprio transistor. Memristores e transistores ferroelétricos perseguem objetivo semelhante, porém normalmente dependem de materiais, processos ou estruturas adicionais.

Infográfico: Henrique Russo / Tech & Talk.

Isso não significa que uma NS-RAM substituirá uma GPU. GPUs continuam muito eficientes quando milhões de multiplicações precisam ser executadas continuamente. A vantagem neuromórfica aparece quando a informação é temporal e esparsa: áudio sempre ativo, câmera de eventos, vibração de máquinas, robótica, próteses e sensores que passam grande parte do tempo observando sem encontrar algo relevante.

Como o circuito decide o que merece avançar

O transistor não julga se uma informação é verdadeira, importante ou inteligente. Esse significado pertence ao sistema projetado ao redor dele. No hardware neuromórfico, “pertinente” tem um sentido mais objetivo: um conjunto de sinais acumulou evidência suficiente, dentro de uma janela de tempo, para cruzar um limiar programado.

A decisão ocorre em cinco etapas:

1. O sensor transforma uma mudança em evento. Um microfone pode gerar eventos associados a determinadas faixas de frequência; uma câmera de eventos reage à mudança de luminosidade; um acelerômetro informa variações de vibração.

2. Cada entrada recebe um peso. Uma sinapse com peso alto contribui mais; uma conexão fraca contribui menos; uma conexão inibitória pode reduzir o estado acumulado.

3. As contribuições são somadas. Eventos próximos no tempo reforçam-se. Eventos isolados tendem a desaparecer por causa da fuga.

4. O estado é comparado a um limiar. Abaixo do limiar, nada é enviado à próxima etapa. Acima dele, o neurônio produz um pulso.

5. O próximo bloco interpreta o pulso. O evento pode significar “padrão acústico detectado”, “mudança visual rápida” ou “vibração fora do perfil”, conforme os pesos definidos durante o treinamento.

Infográfico: Henrique Russo / Tech & Talk.

Uma forma compacta de representar a entrada é:

S(t) = Σ w_i · x_i(t)

x_i(t) representa o evento recebido pela entrada i no instante t. w_i é o peso daquela entrada. S(t) é a evidência combinada entregue ao neurônio. O símbolo Σ indica que todas as contribuições são somadas.

Considere um sensor de vibração instalado num motor. Pulsos esparsos produzidos pelo ruído normal chegam com intervalos longos e desaparecem antes de se acumular. Uma sequência repetitiva numa faixa associada a desalinhamento atravessa conexões com pesos maiores. Se vários desses eventos ocorrerem dentro da janela configurada, o estado cruza o limiar e apenas então um alerta segue para o restante do sistema.

O transistor não descobriu sozinho que existe desalinhamento. O treinamento ou a calibração definiu quais entradas têm mais peso, qual é o limiar e quanto tempo a evidência permanece válida. O dispositivo executa localmente essa regra temporal sem transportar cada amostra até uma unidade central.

Antes do neurônio: o que faz um MOSFET

O MOSFET é uma chave controlada por tensão. Ele possui quatro terminais:

1. Gate: controla a formação do canal.

2. Drain: recebe ou entrega a corrente do canal, conforme a convenção adotada.

3. Source: funciona como referência para a tensão aplicada ao gate.

4. Body: é o corpo de silício em que o dispositivo foi construído.

Nos circuitos comuns, o body é ligado a um potencial bem definido. Isso impede que cargas se acumulem e evita comportamentos inesperados. É justamente esse quarto terminal, normalmente discreto no diagrama, que se torna importante na NS-RAM.

Infográfico: Henrique Russo / Tech & Talk.

Os pesquisadores conectaram o body ao terra por uma resistência controlável, chamada R_B. Pense nela como a saída de um pequeno reservatório de carga: com resistência baixa, o reservatório esvazia rapidamente; com resistência alta, a carga permanece por mais tempo e influencia a próxima resposta do transistor.

Na implementação de dois transistores, o primeiro, M1, produz o comportamento neural ou sináptico. O segundo, M2, ajusta eletronicamente a resistência R_B, aproximadamente entre 10 kΩ e 1 MΩ. Esse controle permitiu repetir o comportamento em 30 chips, reduzindo a dependência de variações naturais do substrato.

Punch-through explicado sem mistério

Quando a tensão entre drain e source aumenta, o campo elétrico próximo ao drain também cresce. Em condições normais, o transistor é projetado para permanecer distante de certos efeitos indesejados. Um deles é o punch-through, situação em que as regiões elétricas associadas ao drain e ao source começam a interferir no controle do canal.

Próximo desse regime, portadores acelerados podem gerar pares elétron–lacuna por ionização de impacto. Os elétrons seguem para o drain; parte das lacunas permanece no body. Como o body está ligado ao terra por uma resistência elevada, essa carga não desaparece imediatamente.

O efeito é semelhante a alterar a altura de uma barreira enquanto a corrente tenta atravessá-la. As lacunas acumuladas elevam o potencial do body, reduzem a barreira efetiva do canal e facilitam a passagem de mais corrente. A própria corrente ajuda a criar a condição que aumenta a corrente: uma realimentação positiva.

Infográfico: Henrique Russo / Tech & Talk.

Surge então uma transição abrupta e com histerese. Histerese significa que a resposta depende não apenas da tensão aplicada naquele instante, mas também do caminho percorrido antes. Esse histórico é o que permite ao dispositivo acumular estado e “lembrar” eletricamente de pulsos anteriores.

A ligação com o neurônio fica mais clara quando o processo é observado pulso a pulso:

1. O primeiro pulso gera uma pequena corrente e deixa algumas lacunas no body.

2. Antes que essa carga desapareça, um segundo pulso parte de uma condição ligeiramente diferente.

3. A barreira do canal fica menor; o segundo pulso produz uma resposta maior que o primeiro.

4. Novos pulsos próximos reforçam o efeito até a realimentação provocar a subida abrupta da corrente — o disparo.

5. Sem novos pulsos, a carga escapa por R_B e o transistor retorna gradualmente ao estado inicial.

Portanto, o mesmo mecanismo fornece as três partes do modelo: acumulação, porque cada pulso deixa carga; limiar, porque a realimentação torna a transição abrupta; e esquecimento, porque a carga sai do body com o tempo.

O que “memória” significa neste transistor

Memória, aqui, não é necessariamente um bit gravado como numa SRAM ou num SSD. É qualquer estado físico remanescente capaz de modificar a próxima resposta do dispositivo.

Existem duas escalas principais:

• Memória dinâmica de curta duração: carga acumulada no body permanece por microssegundos ou milissegundos. Ela permite somar eventos próximos, mas desaparece quando o body descarrega por R_B.

• Memória sináptica mais persistente: cargas aprisionadas em regiões do dispositivo alteram a condutância por mais tempo. Pulsos de programação aumentam ou reduzem esse estado, formando diferentes pesos sinápticos.

O segundo transistor, M2, controla a primeira escala ao ajustar R_B. Uma resistência menor esvazia o body rapidamente e cria uma janela curta de atenção. Uma resistência maior conserva carga por mais tempo e permite relacionar eventos mais espaçados. Assim, o parâmetro não define “o que é importante”; define por quanto tempo um evento anterior ainda pode influenciar a decisão atual.

Não é uma técnica para aplicar indiscriminadamente a qualquer MOSFET de bancada. Tensão nominal, geometria, temperatura, corrente e confiabilidade continuam limitando a operação. O estudo demonstrou o efeito em transistores de 180 e 500 nm; nos dispositivos de 500 nm, os comportamentos foram obtidos dentro da tensão nominal de 5,5 V.

Um neurônio como reservatório com vazamento

O modelo reproduzido é chamado leaky integrate-and-fire, ou LIF. A tradução literal ajuda: integrar, vazar e disparar.

Imagine um reservatório com uma pequena saída. Cada pulso de entrada acrescenta água; a saída remove uma parte continuamente. Pulsos muito espaçados desaparecem antes de se somar. Pulsos próximos elevam o nível. Quando a água alcança a marca de disparo, o sistema produz um evento e começa a retornar ao repouso.

No transistor, não existe água nem membrana biológica. O “nível” corresponde ao potencial elétrico do body e às cargas acumuladas. A “saída” é determinada por R_B e por outros mecanismos de relaxação. O “disparo” é a mudança abrupta de corrente.

Depois da analogia, a equação fica mais legível:

τ_m · dV_m/dt = −(V_m − V_repouso) + R_m · I_entrada(t)

• V_m: nível interno acumulado — o equivalente elétrico ao nível do reservatório.

• V_repouso: valor para o qual o sistema retorna sem estímulo.

• I_entrada(t): pulsos recebidos ao longo do tempo.

• R_m: fator que converte a corrente de entrada em mudança do estado.

• τ_m: constante de tempo; indica a rapidez com que o estado se perde.

• dV_m/dt: velocidade com que o estado interno está mudando.

Quando V_m alcança o limiar V_th, o neurônio emite um evento. O ponto importante não é decorar a fórmula, mas perceber a competição: a entrada tenta elevar o estado, enquanto o vazamento tenta levá-lo de volta ao repouso.

Os pesos sinápticos aparecem dentro de I_entrada(t). Entradas relevantes para o padrão procurado produzem uma contribuição maior; entradas pouco relacionadas produzem uma contribuição menor ou inibitória. O limiar V_th controla quanta evidência é necessária antes de gastar energia e largura de banda com o próximo estágio.

No experimento, o tempo de disparo pôde variar de microssegundos a milissegundos. A célula também apresentou mais de 10 milhões de ciclos e energia de disparo a partir de 415 pJ por micrômetro de largura do canal.

Uma conta de ordem de grandeza ajuda. Suponha um milhão de dispositivos com 1 µm de largura, cada um disparando cem vezes por segundo:

P = 1.000.000 × 100 × 415 pJ/s ≈ 41,5 mW

P é a potência média associada somente aos disparos. O valor não inclui comunicação, memória periférica, roteamento, controle ou vazamentos do chip. Portanto, não deve ser comparado diretamente ao consumo total de uma GPU. A conta serve para mostrar como energia por evento, quantidade de neurônios e frequência de atividade se combinam.

O mesmo transistor também pode representar uma sinapse

Um neurônio decide quando emitir um evento. Uma sinapse determina quanto um evento de entrada influencia o próximo neurônio. Em hardware, essa intensidade pode ser representada pela condutância elétrica G.

I_saída = G × V_leitura

V_leitura é uma pequena tensão usada para consultar a célula. G é o peso armazenado. I_saída é a corrente resultante. Se a condutância aumenta, a influência daquela conexão também aumenta.

Pulsos de programação podem elevar ou reduzir G, reproduzindo potenciação e depressão. No trabalho da NUS, foram observados pelo menos seis pesos estáveis de longo prazo e até 14 níveis efetivos em comportamentos de curta duração. Certas condições de teste superaram 700 mil ciclos completos de aumento e redução do peso.

Durante o treinamento, um circuito externo ou algoritmo decide como esses pesos devem mudar. Depois da programação, a própria condutância executa a multiplicação física: a mesma tensão de entrada produz mais corrente numa conexão forte e menos corrente numa conexão fraca. As correntes de várias sinapses chegam ao neurônio e formam a soma S(t) descrita anteriormente.

A analogia com uma sinapse termina aí. O dispositivo não reproduz neurotransmissores, receptores, metabolismo ou a complexidade de uma célula viva. Ele reproduz uma propriedade útil para cálculo: uma conexão cuja intensidade muda de acordo com os estímulos recebidos.

Por que mover menos dados importa

Num acelerador convencional, pesos saem da memória, chegam às unidades de cálculo e retornam como novos resultados. Caches, HBM e encapsulamentos avançados encurtam o caminho, mas não eliminam o tráfego.

No neuromórfico, o peso pode permanecer junto à operação e a comunicação ocorre por eventos. Se nada mudou no sensor, nenhum pacote de zeros precisa representar o silêncio. O sistema simplesmente não transmite um evento.

Infográfico: Henrique Russo / Tech & Talk.

Essa característica favorece sinais esparsos. Uma câmera convencional transmite quadros completos mesmo quando a cena está parada. Uma câmera de eventos informa apenas os pixels cuja luminosidade mudou. O primeiro caso combina com processamento denso; o segundo pode aproveitar melhor uma arquitetura neuromórfica.

O contexto geopolítico do transistor

O estudo foi liderado em Singapura, país que representa aproximadamente 10% da produção mundial de semicondutores, 5% da capacidade de fabricação de wafers e 20% dos equipamentos do setor, segundo seu Economic Development Board. Singapura não disputa apenas o menor transistor: participa de fabricação especializada, equipamentos, encapsulamento, teste e pesquisa aplicada.

A NS-RAM foi demonstrada em nós maduros de 180 e 500 nm. Nós maduros são processos com dimensões maiores que as empregadas nos aceleradores mais avançados. Eles custam menos, possuem cadeias industriais consolidadas e continuam essenciais em automóveis, sensores, potência, indústria e sistemas embarcados.

Se um transistor de nó maduro puder desempenhar mais de uma função, essas fábricas ganham uma nova possibilidade de uso. Isso não reduz a importância de chips avançados, HBM ou encapsulamento de alta densidade; apenas adiciona outro caminho à competição.

Nos Estados Unidos, controles de exportação atingem aceleradores, HBM, equipamentos de fabricação e ferramentas de projeto destinadas à China. A União Europeia respondeu com políticas que conectam semicondutores, IA, nuvem e energia. O Japão procura recuperar capacidade industrial por meio de materiais, equipamentos e iniciativas como a Rapidus. A Coreia do Sul combina sua liderança em memória com pesquisas em transistores ferroelétricos e outros dispositivos neuromórficos.

Infográfico: Henrique Russo / Tech & Talk.

A China permanece central pela escala de fabricação, pelo mercado e pela pesquisa doméstica, ao mesmo tempo que enfrenta restrições de acesso a tecnologias avançadas. Nesse cenário, propriedade intelectual, modelos de dispositivo, processos maduros, sensores, software e capacidade de integração podem ser tão estratégicos quanto a litografia de ponta.

Como a IA tende a evoluir

O cenário mais provável não é uma arquitetura eliminando todas as outras. É um sistema heterogêneo, no qual cada componente recebe a tarefa que executa melhor:

1. Sensor: captura o fenômeno físico e, quando possível, reduz o dado na origem.

2. Bloco neuromórfico: detecta eventos, padrões temporais e mudanças rápidas com baixo tráfego.

3. NPU ou GPU: processa redes densas e modelos maiores quando necessário.

4. CPU: coordena segurança, comunicação e lógica do produto.

5. Nuvem: permanece responsável pelo treinamento pesado, agregação e atualização dos modelos.

O Intel Hala Point ilustra essa convivência. O sistema reúne 1.152 processadores neuromórficos Loihi 2, com 1,15 bilhão de neurônios, e inclui processadores x86 auxiliares. O hardware convencional não desaparece; ele coordena e complementa o neuromórfico.

No curto prazo, as aplicações mais plausíveis estão em áudio sempre ativo, robótica, manutenção preditiva, visão de baixa latência, interfaces táteis e equipamentos que não podem transmitir dados continuamente para um data center. Treinar grandes modelos fundacionais inteiros em redes pulsadas continua sendo um problema muito menos maduro.

O que ainda precisa ser demonstrado

Uma célula de laboratório não é um processador. A tecnologia ainda precisa provar que milhares ou milhões de dispositivos podem funcionar juntos, mantendo rendimento, retenção, estabilidade térmica e repetibilidade entre wafers.

Também será necessário contabilizar a energia de todo o sistema. Resultados por pulso ou por transistor não incluem automaticamente comunicação, conversores, memória auxiliar e circuitos de programação. Sem a mesma carga de trabalho e a mesma fronteira de medição, comparar “picojoules” de um artigo com “watts” de um produto leva a conclusões erradas.

O próprio estudo observa que outras tecnologias neuromórficas levaram pelo menos sete anos entre a primeira demonstração de neurônio ou sinapse e uma rede neural física. A NS-RAM começa com duas vantagens: usa silício comercial e pode ser descrita por modelos compatíveis com ferramentas conhecidas de projeto. Ainda assim, arrays, algoritmos e produtos precisam ser construídos.

Um transistor com mais de uma função

A evolução da IA foi sustentada por mais transistores, mais memória e maior capacidade de processamento. A computação neuromórfica acrescenta uma pergunta diferente: e se a física do transistor também puder realizar parte da função?

O MOSFET neuromórfico não imita um cérebro completo. Ele transforma carga acumulada em estado, estado em limiar e limiar em evento. Se essa dinâmica puder ser reproduzida em grandes matrizes, sensores e equipamentos poderão decidir localmente quando uma informação merece ser processada.

O ganho não estaria apenas em calcular mais rápido. Estaria em evitar cálculos e transferências quando nada relevante aconteceu.

Fontes e referências

1. Nature — Synaptic and neural behaviours in a standard silicon transistor (2025).

2. National University of Singapore — Advancing semiconductor devices for artificial intelligence (2025).

3. Nature Communications — A ferroelectric-ionic-trapping transistor for low power and secure neuromorphic computing (2026).

4. Nature — Neuromorphic computing at scale (2025).

5. Nature Computational Science — Boosting AI with neuromorphic computing (2025).

6. Intel — Hala Point e os processadores neuromórficos Loihi 2 (2024).

7. NIST — Hardware for AI (consulta em 2026).

8. IEA — Electricity 2026 (2026).

9. Singapore Economic Development Board — Singapore’s semiconductor industry (2026).

10. U.S. Bureau of Industry and Security — Controles sobre semicondutores avançados e fabricação (2024–2026).

11. Comissão Europeia — Pacote de soberania tecnológica e Chips Act 2.0 (2026).

12. Ministério da Economia, Comércio e Indústria do Japão — Estratégia de semicondutores e indústria digital (2026).